

별첨 시본은 아래 출원의 원본과 동일함을 증명함.

This is to certify that the following application annexed hereto is a true copy from the records of the Korean Intellectual Property Office.

출원 번호

10-2002-0071599

Application Number

출 원 년 월 일 Date of Application 2002년 11월 18일

NOV 18, 2002

출 . 원

91

삼성전자주식회사

SAMSUNG ELECTRONICS CO., LTD.

Applicant(s)

2003

ı₌ 04

_{RJ} 17

OI

특 허 청

COMMISSIONER



1020020071599

출력 일자: 2003/4/18

【서지사항】

【서류명】 특허출원서

. 【권리구분】 특허

【수신처】 특허청장

【제출일자】 2002.11.18

【발명의 명칭】 플레쉬 메모리 셀들의 프로그램 오판을 방지하고 균일한

문턱 전압 산포를 가질 수 있는 플레쉬 메모리 장치 및 그

프로그램 검증 방법

【발명의 영문명칭】 Flash memory device for verifying successful

programming of flash cells and the method thereof

【출원인】

【명칭】 삼성전자 주식회사

【출원인코드】 1-1998-104271-3

【대리인】

【성명】 임창현

【대리인코드】 9-1998-000386-5

【포괄위임등록번호】 1999-007368-2

【대리인】

【성명】 권혁수

【대리인코드】 9-1999-000370-4

【포괄위임등록번호】 1999-056971-6

【발명자】

【성명의 국문표기】 서강덕

【성명의 영문표기】 SUH,KANG DEOG

【주민등록번호】 561002-1046312

【우편번호】 449-840

【주소】 경기도 용인시 수지읍 풍덕천리 1168 진산마을 삼성5차

509동 501호

【국적】 KR

【발명자】

【성명의 국문표기】 이영택

【성명의 영문표기】 LEE, YEONG TAEK

【주민등록번호】 640219-1056415

【우편번호】 138-169

【주소】 서울특별시 송파구 가락본동 대림아파트 5동 510호

【국적】 KR

【발명자】

【성명의 국문표기】 이진욱

【성명의 영문표기】 LEE.JIN WOOK

【주민등록번호】 710403-1024919

【우편번호】 140-032

【주소】 서울특별시 용산구 이촌2동 서부이촌동 대림아파트 101동

101호

KR

【국적】

【심사청구】 청구

【취지】 특허법 제42조의 규정에 의한 출원, 특허법 제60조의 규정

에 의한 출원심사 를 청구합니다. 대리인

임창현 (인) 대리인

권혁수 (인)

【수수료】

【기본출원료】 20 면 29,000 원

【가산출원료】4면4,000원【우선권주장료】0건0원

【심사청구료】 10 항 429,000 원

【합계】 462,000 원

【첨부서류】 1. 요약서·명세서(도면)_1통

【요약서】

[요약]

플레쉬 메모리 셀들의 프로그램 오판을 방지하고 균일한 문턱 전압 산포를 가질 수 있는 플레쉬 메모리 장치 및 그 프로그램 검증 방법이 개시된다. 본 발명의 플레쉬 메모리 장치는 메모리 셀 어레이 블락과, 플레쉬 메모리 셀들의 프로그램 여부를 확인하기 위한 프로그램 검증 전압을 가변적으로 발생시키는 프로그램 검증 전압 발생부와, 플레쉬 메모리 셀들로 프로그램 검증 전압을 전달하는 워드라인 레벨 선택부를 포함한다. 프로그램 검증 전압 발생부는 전원 전압과 접지 전압 사이에 직렬 연결되는 제1 내지 제3 저항들과, 제1 저항 양단에 연결되며 제1 프로그램 검증 제어 신호에 응답하여 상기 제1 저항을 단락시키는 제1 엔모스 트랜지스터와, 제2 저항 양단에 연결되고 제2 프로그램 검증 제어 신호에 응답하여 제2 저항을 단락시키는 제2 엔모스 트랜지스터를 구비하여, 제1 및 제2 프로그램 검증 제어 신호가 선택적으로 활성화됨에 따라 변화되는 프로그램 검증 전압 레벨로 프로그래밍 검증을 수행하기 때문에 종래의 프로그램 여부가 불확실한 플레쉬 메모리 셀들이 완전히 프로그램된다.

【대표도】

도 4

【색인어】

프로그램 검증 전압, 미프로그램된(under program) 셀, 문턱 전압(threshold voltage)

【명세서】

【발명의 명칭】

플레쉬 메모리 셀들의 프로그램 오판을 방지하고 균일한 문턱 전압 산포를 가질 수있는 플레쉬 메모리 장치 및 그 프로그램 검증 방법{Flash memory device for verifying successful programming of flash cells and the method thereof}

【도면의 간단한 설명】

도 1은 종래의 플레쉬 메모리 장치의 일부분을 나타내는 도면이다.

도 2는 도 1의 플레쉬 메모리 장치의 프로그램 검증 타이밍 다이어그램을 나타내는 도면이다.

도 3은 도 2의 프로그램 검증 방법에 의한 플레쉬 메모리 셀들의 문턱 전압(Vt) 분 포를 나타내는 도면이다.

도 4는 본 발명의 일실시예에 따른 플레쉬 메모리 장치를 나타내는 도면이다.

도 5는 본 발명의 프로그램 검증 전압을 적용하는 제1 예의 프로그램 검증 타이밍 다이어그램을 나타내는 도면이다.

도 6은 도 7의 프로그램 검증 방법에 따른 플레쉬 메모리 셀들의 문턱 전압(Vt) 분 포를 나타내는 도면이다.

도 7은 본 발명의 프로그램 검증 전압을 적용하는 제2 예의 프로그램 검증 타이밍 다이어그램을 나타내는 도면이다.

도 8은 본 발명의 프로그램 검증 전압을 적용하는 제3 예의 프로그램 검증 타이밍 다이어그램을 나타내는 도면이다.

【발명의 상세한 설명】

【발명의 목적】

【발명이 속하는 기술분야 및 그 분야의 종래기술】

- <9> 본 발명은 반도체 메모리 장치에 관한 것으로, 특히 프로그램 검증 전압을 가변적으로 인가할 수 있는 플레쉬 메모리 장치에 관한 것이다.
- *10> 불휘발성 메모리 장치들 중 플레쉬 메모리 장치는 온-보드(on board) 상에서 기입과 소거 동작이 가능한 고밀도의 정보 저장 장치이다. 플레쉬 메모리 셀은 선택 게이트, 플로팅 게이트, 소스 및 드레인을 포함하는 하나의 FET(Field Effect Transistor)로 구성된다. 정보는 플레쉬 메모리 셀의 문턱 전압(threshold voltage) Vt 변화에 의해 발생되는 플로팅 게이트 상의 차아지량 변동으로 플레쉬 메모리 셀에 저장된다. 플레쉬 메모리 셀 데이터는 선택 게이트와 연결되는 워드라인에 선택 전압을 인가함으로써 독출된다. 선택 전압이 인가되어 플레쉬 메모리 셀이 도통됨에 따라 흐르는 전류량은 플레쉬 메모리 셀의 문턱 전압 Vt에 의해 결정된다.
- 등레쉬 메모리 셀은 일반적으로 2가지 상태, 즉 "프로그램된" 과 "삭제된" 상태를 가진다. 플레쉬 메모리 셀이 프로그램되면, 잉여 전자들이 플로팅 게이트 상에 트랩되고 (trapped) 문턱 전압 Vt이 올라가서 선택된 플레쉬 메모리 셀은 적은 드레인-소스 전류가 흐른다. 플레쉬 메모리 셀이 프로그램된 상태를 로직 "0"이라고 일컫는다. 플레쉬 메모리 셀이 삭제되면 플로팅 게이트 상에 잉여 전자들이 적거나 없어 플레쉬 메모리 셀은 많은 소스-드레인 전류가 흐른다. 플레쉬 메모리 셀이 삭제된 상태를 로직 "1"이라고 일컫는다.

도 1은 종래의 플레쉬 메모리 장치의 일부분을 나타내는 도면이다. 이를 참조하면, 플레쉬 메모리 장치(100)는 메모리 셀 어레이 블락(110), 로우 디코더(120), 워드라인 레벨 선택부들(130), 드라이버부(140), 그리고 페이지 버퍼(150)를 포함한다. 메모리 셀 어레이 블락(110)은 플레쉬 메모리 셀들이 작렬 연결된 i개의 스트링(string)들(200, 202, 204, 206)을 포함한다. 제1 스트링(200)은 제1 내지 제16 워드라인(WLj, j=0, 1, ..., 15)에 그 게이트들이 연결되는 플레쉬 메모리 셀들(112, 113, 114)이 작렬 연결되고, 제1 워드라인(WLO)에 연결된 플레쉬 메모리 셀(112)의 드레인은 스트링 선택 라인 (SSL)에 그 게이트가 연결되는 제1 선택 트랜지스터(111)와 연결되고, 제16 워드라인 (WL15)에 연결된 플레쉬 메모리 셀(114)의 소스는 접지 선택 라인(GSL)에 그 게이트가 연결되는 제2 선택 트랜지스터(115)와 연결된다. 제1 선택 트랜지스터(112)의 드레인은 제1 비트라인(BL0)과 연결되고 제2 트랜지스터(115)의 소스는 공통 소스 라인(CSL)에 연결된다.

i개의 스트링들(200, 202, 204, 206)은 스트링 선택 라인(SSL), 제1 내지 제16 워드라인(WLj, j=0, 1, …, 15), 그리고 접지 선택 라인(GSL)과 연결되고, 각각의 스트링들(200, 202, 204, 206)은 비트라인들(BLO, BL1, …, BLi-1, BLi)을 통해 페이지 버퍼(150)와 연결되는 데, 하나의 페이지 단위를 구성한다. 도 1은 설명의 편의를 위하여 메모리 셀 어레이 블락(110) 내 하나의 페이지를 도시하고 있으나, 실제적으로 메모리 셀어레이 블락(110)은 복수개의 페이지 단위들을 포함한다. 페이지 단위들은 로우 디코더(120)에 의해 어드레싱되며, 로우 디코더(120)의 어드레싱 신호에 응답하여 드라이버부(140) 내 트랜지스터들이 턴온되어 하나의 페이지 단위가 선택된다.

*** 워드라인 레벨 선택부들(130)은 프로그래밍 전압(VPGM), 독출 전압(VREAD), 프로그램 검증 전압(VRDV), 도통 전압(VPASS)들 중 해당 모드에 따라 하나의 전압을 선택하여 드라이버부(140)로 전달한다. 프로그래밍 전압(VPGM)은 선택된 플레쉬 메모리 셀들의 프로그래밍 동작시, 독출 전압(VREAD)은 독출 동작시, 그리고 프로그램 검증 전압(VRDV)은 프로그램 여부를 검증할 때 각각 인가되고, 도통 전압(VPASS)은 비선택된 플레쉬 메모리 셀들을 도통시켜 셀 전류를 흐르게 하기 위해 인가된다. 드라이버부(140)는 로우 디코더(120)의 어드레싱 신호에 응답하여 선택된 하나의 페이지 단위 내 워드라인들(WLj, j=0, 1, …, 15)로 해당 모드 전압을 인가한다. 페이지 버퍼(150)는 비트라인들(BLO, BL1, …, BLi-1, BLi)을 통해 흐르는 셀 전류를 감지하여 선택된 플레쉬 메모리 셀들의 데이터를 판명한다.

이러한 플레쉬 메모리 장치(100)는 플레쉬 메모리 셀들로의 프로그래밍 동작을 수행한 다음, 프로그램 여부를 확인하는 프로그램 검증 동작을 수행하는 하나의 사이클(다른 말로 "프로그램 단위 루프")을 반복하여 수행한다. 프로그램 검증 독출 동작을 수행하여 플레쉬 메모리 셀이 프로그램된 것으로 판명되면 프로그래밍 동작을 종료하고, 그렇지 않다면 다시 한번 프로그래밍 동작을 수행하고 프로그램 검증 독출 동작을 수행하는 동작을 반복한다. 예컨대, 하나의 워드라인(WL)에 연결되는 플레쉬 메모리 셀들이 4K 개 정도라고 가정하면 이들을 프로그래밍하고 프로그램 검증하는 데 소정의 사이클들이 소요된다. 몇번의 사이클을 반복하여 하나의 워드라인(WL)에 연결된 플레쉬 메모리 셀들이 프로그램 완료되었다고 판명되면 다른 워드라인(WL)에 연결된 플레쉬 메모리 셀들이 프로그램 완료되었다고 판명되면 다른 워드라인(WL)을 프로그래밍하고 프로그램 검증하는 동작을 반복 수행한다.

그런데, 선택된 하나의 워드라인(WL)에 대하여 프로그래밍 동작과 프로그램 검증 동작을 반복하게 되면, 아직 프로그래밍되지 않은 플레쉬 메모리 셀들이 프로그램되었다고 판명되어 프로그래밍 동작을 종료하는 문제점이 발생된다. 왜냐하면, 도 2에 도시된 바와 같이, 하나의 프로그램 단위 루프를 반복 수행하는 동안 프로그래밍 전압(VPGM)은 증가되고 프로그램 검증 독출 전압(VRDV)은 일정하게 인가되는 데, 처음 몇번의 프로그램 단위 루프 동안 프로그램되지 않은 플레쉬 메모리 셀들로 인해 셀 전류가 커지게 되어 공통 소스 라인(CSL) 레벨이 올라가게 된다. 여기에서, 이후에 수행되는 프로그램 단위 루프 동안 일정한 프로그램 검증 전압(VRDV)이 인가되면 공통 소스 라인(CSL)의 레벨 상승으로 인해 셀 전류가 감소하게 된다. 이에 따라, 실제적으로 프로그램되지 않은 플레쉬 메모리 셀들이 프로그램되었다고 오판하게 되는 것이다.

도 3은 도 2의 프로그램 검증 방법에 의한 플레쉬 메모리 셀들의 문턱 전압(Vt) 분포를 나타내는 도면이다. 이를 참조하면, 모든 플레쉬 메모리 셀들로의 삭제 동작이 수행된 초기 상태시 플레쉬 메모리 셀들의 문턱 전압(Vt)은 음(negative) 전압 레벨을 갖는다. 이후, 순차적으로 프로그램 단위 루프를 수행하여 마지막 루프에서 높은 프로그래밍 전압(VPGM)에 의해 플레쉬 메모리 셀들이 프로그램됨에 따라 문턱 전압(Vt)이 높게 그리고 불균일하게 산포된다. 높은 문턱 전압(Vt)을 갖는 플레쉬 메모리 셀들의 불균일한 산포는 삭제 동작시 페이지 단위의 플레쉬 메모리 셀들이 완전히 삭제되지 않는(over program) 문제점을 발생시킨다. 그리고 프로그램 검증 전압(VRDV) 근처의 낮은 문턱 전압(Vt)을 갖는 플레쉬 메모리 셀들은 프로그램 검증 전압(VRDV) 근처의 낮은 문턱 전압(Vt)을 갖는 플레쉬 메모리 셀들은 프로그램 여부가 불확실하여 프로그램되지 않는 (under program) 상태로 남는 문제점이 발생된다.

<18> 따라서, 플레쉬 메모리 셀들의 프로그램 오판을 방지하고 균일한 문턱 전압 산포를 가질 수 있는 플레쉬 메모리 장치 및 그 프로그램 검증 방법이 요구된다.

【발명이 이루고자 하는 기술적 과제】

- <19>본 발명의 목적은 플레쉬 메모리 셀들의 프로그램 오판을 방지할 수 있는 플레쉬 메모리 장치를 제공하는 데 있다.
- <20> 본 발명의 다른 목적은 플레쉬 메모리 셀들의 프로그램 오판을 방지할 수 있는 프로그램 검증 방법을 제공하는 데 있다.

【발명의 구성 및 작용】

- 상기 목적을 달성하기 위하여, 본 발명은 복수개의 플레쉬 메모리 셀들이 배열되는 메모리 셀 어레이 블락과, 플레쉬 메모리 셀들의 프로그램 여부를 확인하기 위한 프로그램 검증 전압을 가변적으로 발생시키는 프로그램 검증 전압 발생부와, 플레쉬 메모리 셀들의 제어 게이트와 연결되는 워드라인으로 프로그램 검증 전압을 전달하는 워드라인 레벨 선택부를 포함한다.
- **22> 바람직하기로, 프로그램 검증 전압 발생부는 전원 전압과 접지 전압 사이에 직렬 연결되는 피모스 트랜지스터와 제1 내지 제3 저항들과, 제1 저항 양단에 연결되며 제1 프로그램 검증 제어 신호에 응답하여 상기 제1 저항을 단락시키고 피모스 트랜지스터의 드레인과 제1 저항 그리고 그 드레인의 연결점으로 프로그램 검증 전압을 발생하는 제1 엔모스 트랜지스터와, 제2 저항 양단에 연결되고 제2 프로그램 검증 제어 신호에 응답하여 제2 저항을 단락시키는 제2 엔모스 트랜지스터와, 제1 저항과 제2 저항 사이의 노드 전압과 기준 전압을 비교하고 그 출력이 피모스 트랜지스터의 게이트에 연결되는 비교기

를 포함한다. 제1 및 제2 프로그램 검증 제어 신호는 프로그램 검증 전압 레벨을 변화시키기 위하여 선택적으로 활성화된다. 워드라인 레벨 선택부는 동작 모드에 따라 플레쉬메모리 셀들의 워드라인으로 프로그래밍 전압, 독출 전압, 도통 전압 또는 삭제 전압을 인가한다.

- 상기 다른 목적을 달성하기 위하여, 본 발명은 적어도 하나 이상의 플레쉬 메모리 셀들을 포함하고 플레쉬 메모리 셀들의 프로그램 여부를 검증하는 방법에 있어서, 소정의 프로그래밍 전압을 상기 플레쉬 메모리 셀들로 인가하는 제1 단계와, 프로그램 검증제어 신호들에 선택적으로 응답하여 프로그램 검증 전압을 발생하는 제2 단계와, 프로그램 검증 전압에 응답하여 플레쉬 메모리 셀들의 프로그램 여부를 확인하는 제3 단계를 구비하고, 제1 내지 제3 단계로 구성되는 프로그램 단위 루프 사이클을 플레쉬 메모리 셀들이 프로그램 완료될 때까지 반복적으로 수행하되, 프로그램 단위 루프 사이클마다 프로그램 검증 전압을 변화시킨다.
- <24> 따라서, 본 발명에 의하면 프로그램 검증 전압 레벨을 변화시키면서 프로그래밍 검증을 수행하기 때문에 종래의 프로그램 여부가 불확실한 플레쉬 메모리 셀들이 완전히 프로그램된다.
- 도 4는 본 발명의 일실시예에 따른 플레쉬 메모리 장치를 나타내는 도면이다. 이를 참조하면, 플레쉬 메모리 장치(400)는 도 1의 플레쉬 메모리 장치와 비교하여 프로그램 검증 전압 발생부(410)를 더 구비한다는 점에서만 차이가 있다. 프로그램 검증 전압 발 생부(410)는 전원 전압(VCC)과 접지 전압(VSS) 사이에 직렬 연결된 피모스 트랜지스터 (413)와 제1 내지 제3 저항들(414, 415, 416)을 포함하고 제1 저항(414) 양단에 연결된 제1 엔모스 트랜지스터(417)와 제2 저항(415) 양단에 연결된 제2 엔모스 트랜지스터

(418)를 포함한다. 피모스 트랜지스터(412)는 기준 전압(VREF)과 제1 내지 제3 저항 사이의 NA 노드 전압을 비교하는 비교기(412)의 출력에 게이팅된다. 제1 엔모스 트랜지스터(417)는 제1 프로그램 검증 제어 신호(PGM_VFEN1)에 게이팅되어 제1 저항(414)을 단락시키고, 제2 엔모스 트랜지스터(418)는 제2 프로그램 검증 제어 신호(PGM_VFEN2)에 게이팅되어 제2 저항(415)을 단락시킨다.

프로그램 검증 전압 발생부(410)는 제1 프로그램 검증 제어 신호(PGM_VFEN1) 또는 제2 프로그램 검증 제어 신호(PGM_VFEN2)의 활성화 여부에 따라 제1 저항(414) 또는 제2 저항(415)이 선택적으로 단락되어 프로그램 검증 전압(VRDV)이 높게 또는 낮게 발생된다. 제1 및 제2 프로그램 검증 제어 신호(PGM_VFEN1, PGM_VFEN2)가 비활성화되면 프로그램 검증 전압(VRDV)은 높게 발생되고 제1 및 제2 프로그램 검증 제어 신호 (PGM_VFEN1, PGM_VFEN2)가 활성화되면 프로그램 검증 제어 신호 (PGM_VFEN1, PGM_VFEN2)가 활성화되면 프로그램 검증 전압(VRDV)은 낮게 발생된다. 또한 , 프로그램 검증 전압(VRDV)은 제1 프로그램 검증 제어 신호(PGM_VFEN1)와 제2 프로그램 검증 제어 신호(PGM_VFEN1)와 제2 프로그램 검증 제어 신호(PGM_VFEN2)가 선택적으로 활성화되면 다양한 전압 레벨로 발생된다.

도 5는 프로그램 검증 전압 발생부(410)에 의해 발생된 프로그램 검증 전압(VRDV)을 적용하는 제1 예의 프로그램 검증 방법을 나타내는 도면이다. (n-2)번째 프로그램 단위 루프에서 제1 프로그래밍 전압(VPGM)으로 프로그래밍 동작 후에 제1 프로그램 검증 전압(VRDV1)에 의한 프로그램 검증 동작을 수행한다. (n-1)번째 프로그램 단위 루프에서 제2 프로그래밍 전압(VPGM2)으로 프로그래밍 동작 후에 이전의 제1 프로그램 검증 전압(VRDV1) 보다 낮은 제2 프로그램 검증 전압(VRDV2)에 의한 프로그램 검증 동작을 수행한다. n번째 프로그램 단위 루프에서 제3 프로그래밍 전압(VPGM3)으로 프로그래밍 동작 후에 이전의 제2 프로그래밍 동작 후에 이전의 제2 프로그램 검증 전압(VRDV2) 보다 높은 제1 프로그램 검증 전압(VRDV1)으

로 프로그램 검증 동작을 수행한다. (n+1)번째 프로그램 단위 루프에서는 제4 프로그래 밍 전압(VPGM4)으로 프로그래밍 동작 후에 이전의 제1 프로그램 검증 전압(VRDV1) 보다 낮은 제2 프로그램 검증 전압(VRDV2)으로 프로그램 검증 동작을 수행한다.

이와 같이 프로그램 단위 루프 마다 이전의 프로그램 검증 전압(VRDV) 보다 높거나 낮은 전압 레벨을 인가하여 프로그램 검증 동작을 수행하게 되면, 실제적으로 프로그램 되지 않은 플레쉬 메모리 셀들이 제2 프로그램 검증 전압(VRDV2)일 때는 프로그램된 것 으로 판명되었다가 제1 프로그램 검증 전압(VRDV1)일 때는 프로그램되지 않은 것으로 판 명되어 다시 프로그래밍 동작을 수행한다. 이에 따라, 프로그램되지 않은 플레쉬 메모리 셀들이 완전히 프로그래밍된다.

도 6은 본 발명의 프로그램 검증 방법에 의한 플레쉬 메모리 셀들의 분포를 나타내는 도면이다. 이를 참조하면, 초기 상태일 때 플레쉬 메모리 셀들의 문턱 전압(Vt)은 음(negative) 전압 레벨을 갖는다. 이 후 프로그램 검증 전압(VRDV)을 변화시켜 가면서 프로그램 단위 루프를 반복하여, (n-1)번째 프로그램 단위 루프에서 제2 프로그램 검증 전압(VRDV2) 근처의 문턱 전압(Vt)을 갖는 플레쉬 메모리 셀들은 프로그램 여부가 불확실하다. n번째 프로그램 단위 루프에서 제1 프로그램 검증 전압(VRDV1) 보다 낮은 문턱 전압(Vt)을 갖는 즉, 이전의 (n-1)번째 프로그램 단위 루프에서 프로그램 여부가 불확실하던 플레쉬 메모리 셀들이 프로그램되지 않았다고 판명되어 다시 프로그래밍 동작을 수행한다. 그리하여 마지막 프로그램 단위 루프에서 플레쉬 메모리 셀들의 문턱 전압(Vt)은 균일하게 산포되어 미프로그램된(under program) 플레쉬 메모리 셀들과 과프로그램된 (over program) 플레쉬 메모리 셀들의 제거된다.

도 7은 본 발명의 프로그램 검증 전압을 적용하는 제2 예의 프로그램 검증 방법을 나타내는 도면이다. 이를 참조하면, 순차적으로 프로그램 단위 루프를 수행하는 데 있어 서, 각 루프마다 프로그래밍 전압(VPGM1, VPGM2, VPGM3, VPGM4)을 증가시키면서 프로그 래밍 동작 후에 프로그램 검증 전압(VRDV1, VRDV2, VRDV3, VRDV4)에 의한 프로그램 검증 동작을 수행한다. 제1 내지 제4 프로그램 검증 전압(VRDV1, VRDV2, VRDV3, VRDV3, VRDV4)은 각 각 서로 다른 전압 레벨을 갖는다.

도 8은 본 발명의 프로그램 검증 전압을 적용하는 제3 예의 프로그램 검증 방법을 나타내는 도면이다. 이를 참조하면, (n-1)번째 프로그램 단위 루프일 때의 프로그램 검 증 전압 레벨 보다 n번째 프로그램 단위 루프 사이클일 때의 프로그램 검증 전압 레벨이 낮게, 그리고 (n+1)번째 프로그램 단위 루프 사이클일 때의 프로그램 검증 전압 레벨은 n번째 프로그램 단위 루프 사이클일 때의 상기 프로그램 검증 전압 보다 낮게 설정된다. 이와는 달리, (n-1)번째 프로그램 단위 루프일 때의 프로그램 검증 전압 레벨 보다 n번째 프로그램 단위 루프일 때의 프로그램 검증 전압 레벨 보다 n번째 프로그램 단위 루프일 때의 프로그램 검증 전압 레벨이 높게, 그리고 (n+1)번째 프로그램 단위 루프일 때의 프로그램 건증 전압 레벨은 n번째 프로그램 단위 루프일 때의 프로그램 검증 전압 보다 높게 설정될 수도 있다.

이상에서, 본 발명은 실시예들을 들어 기술하였지만 이는 예시적인 것에 불과하며 본 발명의 기술적 사상 및 범위를 제한하거나 한정하는 것은 아니다. 그러므로, 본 발명 의 기술적 사상 및 범위를 벗어나지 않는 한도 내에서 다양한 변화 및 변경이 가능함은 물론이다.

【발명의 효과】

<33> 상술한 본 발명에 의하면, 프로그램 검증 전압 레벨을 변화시키면서 프로그래밍 검증을 수행하기 때문에 종래의 프로그램 여부가 불확실한 플레쉬 메모리 셀들이 완전히 프로그램된다.

【특허청구범위】

【청구항 1】

복수개의 플레쉬 메모리 셀들이 배열되는 메모리 셀 어레이 블락;

상기 플레쉬 메모리 셀들의 프로그램 여부를 확인하기 위한 프로그램 검증 전압을 가변적으로 발생시키는 프로그램 검증 전압 발생부; 및

상기 플레쉬 메모리 셀들의 제어 게이트와 연결되는 워드라인으로 상기 프로그램 검증 전압을 전달하는 워드라인 레벨 선택부를 구비하는 것을 특징으로 하는 플레쉬 메 모리 장치.

【청구항 2】

제1항에 있어서, 상기 프로그램 검증 전압 발생부는

전원 전압과 접지 전압 사이에 직렬 연결되는 피모스 트랜지스터와 제1 내지 제3 저항들;

상기 제1 저항 양단에 연결되며 제1 프로그램 검증 제어 신호에 응답하여 상기 제1 저항을 단락시키고 상기 피모스 트랜지스터의 드레인, 상기 제1 저항 및 그 드레인의 연 결점으로 프로그램 검증 전압을 발생하는 제1 엔모스 트랜지스터;

상기 제2 저항 양단에 연결되고, 제2 프로그램 검증 제어 신호에 응답하여 상기 제2 저항을 단락시키는 제2 엔모스 트랜지스터; 및

상기 제1 저항과 상기 제2 저항 사이의 노드 전압과 기준 전압을 비교하고 그 출력이 상기 피모스 트랜지스터의 게이트에 연결되는 비교기를 구비하는 것을 특징으로 하는 플레쉬 메모리 장치.

【청구항 3】

제2항에 있어서, 상기 제1 및 제2 프로그램 검증 제어 신호는

상기 프로그램 검증 전압 레벨을 변화시키기 위하여 선택적으로 활성화되는 것을 특징으로 하는 플레쉬 메모리 장치.

【청구항 4】

제1항에 있어서, 상기 워드라인 레벨 선택부는

동작 모드에 따라 상기 플레쉬 메모리 셀들의 워드라인으로 프로그래밍 전압, 독출 전압, 도통 전압 또는 삭제 전압을 인가하는 것을 특징으로 하는 플레쉬 메모리 장치.

【청구항 5】

적어도 하나 이상의 플레쉬 메모리 셀들을 포함하고 상기 플레쉬 메모리 셀들의 프 로그램 여부를 검증하는 방법에 있어서,

소정의 프로그래밍 전압을 상기 플레쉬 메모리 셀들로 인가하는 제1 단계;

프로그램 검증 제어 신호들에 선택적으로 응답하여 프로그램 검증 전압을 발생하는 제2 단계; 및

상기 프로그램 검증 전압에 응답하여 상기 플레쉬 메모리 셀들의 프로그램 여부를 확인하는 제3 단계를 구비하고,

상기 제1 내지 제3 단계로 구성되는 프로그램 단위 루프 사이클을 상기 플레쉬 메모리 셀들이 프로그램 완료될 때까지 반복적으로 수행하되, 상기 프로그램 단위 루프 사이클마다 상기 프로그램 검증 전압을 변화시키는 것을 특징으로 하는 플레쉬 메모리 장치의 프로그램 검증 방법.

【청구항 6】

제5항에 있어서, 상기 플레쉬 메모리 장치의 프로그램 검증 방법은

(n-1)번째 상기 프로그램 단위 루프 사이클일 때의 상기 프로그램 검증 전압 레벨보다 n번째 상기 프로그램 단위 루프 사이클일 때의 상기 프로그램 검증 전압 레벨이 높고, (n+1)번째 상기 프로그램 단위 루프 사이클일 때의 상기 프로그램 검증 전압 레벨은 상기 n번째 상기 프로그램 단위 루프 사이클일 때의 상기 프로그램 검증 전압 레벨보다 높은 것을 특징으로 하는 플레쉬 메모리 장치의 프로그램 검증 방법.

【청구항 7】

제6항에 있어서, 상기 플레쉬 메모리 장치의 프로그램 검증 방법은

상기 (n-1)번째 프로그램 단위 루프 사이클일 때의 상기 프로그램 검증 전압 레벨과 상기 (n+1)번째 프로그램 단위 루프 사이클일 때의 상기 프로그램 검증 전압 레벨은 서로 같은 전압 레벨을 갖는 것을 특징으로 하는 플레쉬 메모리 장치의 프로그램 검증방법.

【청구항 8】

제6항에 있어서, 상기 플레쉬 메모리 장치의 프로그램 검증 방법은

상기 (n-1)번째 프로그램 단위 루프 사이클일 때의 상기 프로그램 검증 전압 레벨과 상기 n번째 프로그램 단위 루프 사이클일 때의 상기 프로그램 검증 전압 레벨, 그리고 상기 (n+1)번째 프로그램 단위 루프 사이클일 때의 상기 프로그램 검증 전압 레벨은 서로 다른 전압 레벨을 갖는 것을 특징으로 하는 플레쉬 메모리 장치의 프로그램 검증방법.

【청구항 9】


제5항에 있어서, 상기 플레쉬 메모리 장치의 프로그램 검증 방법은


(n-1)번째 상기 프로그램 단위 루프 사이클일 때의 상기 프로그램 검증 전압 레벨보다 n번째 상기 프로그램 단위 루프 사이클일 때의 상기 프로그램 검증 전압 레벨이 높게, 그리고 (n+1)번째 상기 프로그램 단위 루프 사이클일 때의 상기 프로그램 검증 전압 레벨은 상기 n번째 프로그램 단위 루프 사이클일 때의 상기 프로그램 검증 전압 보다 높게 설정되는 것을 특징으로 하는 플레쉬 메모리 장치의 프로그램 검증 방법.

【청구항 10】


제5항에 있어서, 상기 플레쉬 메모리 장치의 프로그램 검증 방법은

(n-1)번째 상기 프로그램 단위 루프 사이클일 때의 상기 프로그램 검증 전압 레벨보다 n번째 상기 프로그램 단위 루프 사이클일 때의 상기 프로그램 검증 전압 레벨이 낮게, 그리고 (n+1)번째 상기 프로그램 단위 루프 사이클일 때의 상기 프로그램 검증 전압 레벨은 상기 n번째 프로그램 단위 루프 사이클일 때의 상기 프로그램 검증 전압 보다 낮게 설정되는 것을 특징으로 하는 플레쉬 메모리 장치의 프로그램 검증 방법.







[도 3]



[도 4]





[도 6]

